エヌビディア、次世代GPUの開発を加速し2028年下半期の量産を目指す

供給チェーンの情報や、台積電に近い関係者によると、NVIDIAは“ファインマン（Feynman）”というコードネームの次世代GPUマイクロアーキテクチャのプロトタイプ開発を進めており、この製品は“ルビン（Rubin）”および“ルビン Ultra”シリーズの後継となる予定です。最新の報道によれば、NVIDIAは台積電のより先進的なA16プロセスを直接採用する計画であり、N2シリーズのプロセスではないとのことです。関連するチップは2028年下半期に量産段階に入る見込みです。

報道によると、“ファインマン”GPUはA16プロセスの背面電源技術を利用し、SoICに基づく3Dチップスタッキング、CoWoS-L 2.5D統合、そして次世代のパネルレベルパッケージング技術など、複数の先進的なパッケージングソリューションを組み合わせる予定です。NVIDIAは初期段階でSoICを通じて複数のチップを垂直にスタッキングし、同一パッケージ内に配置することで、チップ間のデータ転送経路を短縮し、遅延を低減することを目指しています。3Dスタッキングが完了した後、これらのチップはCoWoS-LまたはCoPoSパッケージングソリューションを通じて横方向に統合され、数千ワットの消費電力規模に達する可能性のある高性能計算設計を形成し、数十PetaFLOPSレベルの処理能力を実現することを目指しています。

NVIDIA“ファインマン”GPU計画は2028年下半期に量産予定

メモリに関して、NVIDIAはパートナーと共同でカスタマイズされたHBMを開発する予定で、量産のタイミングでHBM4Eを導入する可能性があります。この種のカスタマイズメモリは、メモリコントローラーやデータパケット処理ユニットなどの特定のロジック機能を統合した基本チップを採用する可能性があり、一部のデータがメモリに入る前に前処理を完了し、NVIDIAの最終設計目標に基づいて全体の転送および計算効率を向上させることが期待されています。

相互接続技術は“ファインマン”プラットフォームの性能をさらに拡張する鍵となります。報道によれば、NVIDIAは共封装光学（CPO）技術を導入し、GPU間に光相互接続を展開する計画で、従来の銅相互接続による遅延と消費電力の圧力を低減することを目指しています。現在、Blackwell NVL72機架のGPU間の総帯域幅は約130TB/sであり、ルビンプラットフォームは260TB/sに向上する見込みで、ルビンUltraはさらに倍増して520TB/sに達することが期待されています。システムレベルの性能をさらに向上させるためには、“ファインマン”はCPOを利用して光相互接続の段階に進む必要があり、光信号伝送を利用して1000TB/sを超えるシステム総帯域幅を実現し、PB/sレベルに到達することを目指しています。

関連するソリューションは台積電のCOUPE技術を用いて実現される見込みです。

上記の計画は供給チェーンの噂や初期の研究開発情報の段階にあり、具体的な製品仕様、タイムライン、実際の展開状況はNVIDIAと台積電の今後の確認を待つ必要があります。