小米、AI算力基盤となる玄戒チップ技術を発表

小米は8月24日に、小米玄戒チップ技術のコミュニケーション会が進行中であることを正式に発表しました。このコミュニケーション会は、小米の自社開発チップ戦略を再び前面に押し出し、玄戒チップチームの複数の技術分野における最新の進展を明らかにしました。

小米によれば、今年玄戒チップチームは高効率、高帯域幅、高計算能力の3つの方向性で進化のイテレーションを完了し、これを小米の人車家全エコシステム端末にサービスを提供するAI計算能力の基盤として位置付けています。小米にとって、玄戒は単なるチップビジネスの一部ではなく、小米のAI戦略をさらに実現するための重要な物理的基盤と見なされています。

玄戒 O1 は台積電第二世代 3nm プロセスを採用

玄戒チップの発展の歴史を振り返ると、小米は昨年5月に玄戒 O1および玄戒 T1を正式に発表しました。その中で、玄戒 O1は小米が自社開発した初のフラッグシップスマートフォンSoCであり、中国本土初の3nm先進プロセスを採用したフラッグシップSoCです。このチップは台積電第二世代3nmプロセスで製造され、190億個のトランジスタを統合し、チップ面積は109mm²に達します。現在、玄戒 O1は小米 15S Proおよび2つの小米 Pad 7シリーズのフラッグシップタブレットに適用されており、スマートフォンやタブレットなどの端末製品をカバーしています。

玄戒 O1 は10コア四クラスターCPUアーキテクチャを採用

ハードウェアアーキテクチャの観点から見ると、玄戒 O1は10コア四クラスターのCPU設計を採用しており、最高動作周波数3.9GHzのCortex-X925の大コア2つ、最高動作周波数3.4GHzのCortex-A725の性能大コア4つ、動作周波数1.9GHzのCortex-A725の効率大コア2つ、動作周波数1.8GHzのCortex-A520の超効率コア2つを含んでいます。全体的な構成は、卓越した性能とエネルギー効率の両立を目指しています。

項目規格
製程台積電第二世代 3nm
トランジスタ数190億個
チップ面積109mm²
CPUアーキテクチャ10コア四クラスター
大コア2 × Cortex-X925、最高3.9GHz
性能大コア4 × Cortex-A725、最高3.4GHz
効率大コア2 × Cortex-A725、1.9GHz
超効率コア2 × Cortex-A520、1.8GHz

Nakumura
Nakumura
関連サイト:中文版 / TechRitualThe Base Principle