供給チェーンの情報およびTSMCに近い関係者によると、NVIDIAは次世代GPUマイクロアーキテクチャのプロトタイプ開発を進めており、そのコードネームは「ファインマン（Feynman）」です。この製品は「ルビン（Rubin）」および「ルビン Ultra」シリーズの後継となります。最新の報道によれば、NVIDIAはTSMCのより先進的なA16プロセスを直接採用する計画であり、N2シリーズプロセスではありません。関連するチップは2028年下半期に量産段階に入ると予想されています。
報道によれば、「ファインマン」GPUはA16プロセスの背面電源技術を利用し、SoICに基づく3Dチップスタッキング、CoWoS-L 2.5D統合、そして新世代のパネルレベルパッケージング技術など、複数の先進的なパッケージングソリューションを組み合わせる予定です。NVIDIAは初期段階でSoICを通じて複数のチップを垂直にスタッキングし、同一パッケージ内に配置することで、チップ間のデータ転送経路を短縮し、遅延を低減することを目指しています。3Dスタッキングが完了した後、これらのチップはCoWoS-LまたはCoPoSパッケージングソリューションを通じて横方向に統合され、数千ワットの消費電力規模に達する高性能計算設計を形成することが期待されています。目標は数十PetaFLOPSレベルの処理能力を実現することです。
NVIDIA「ファインマン」GPU計画は2028年下半期に量産予定
メモリに関して、NVIDIAはパートナーと共同でカスタマイズされたHBMを開発する予定で、量産のタイミングでHBM4Eを導入する可能性があります。この種のカスタムメモリは、メモリコントローラーやデータパケット処理ユニットなど、特定のロジック機能を統合した基本チップを採用する可能性があり、一部のデータがメモリに入る前に前処理を完了できるようにし、NVIDIAの最終設計目標に基づいて全体の転送および計算効率を向上させることが期待されています。
相互接続技術は「ファインマン」プラットフォームのさらなる性能拡張の鍵となります。報道によれば、NVIDIAは共封装光学（CPO）技術を導入し、GPU間に光相互接続を展開する計画で、従来の銅相互接続による遅延と消費電力の圧力を低減することを目指しています。現在、Blackwell NVL72機架のGPU間の総帯域幅は約130TB/sですが、ルビンプラットフォームは260TB/sに向上する見込みで、ルビンUltraはさらに倍増して520TB/sに達する可能性があります。システムレベルの性能をさらに向上させるためには、「ファインマン」はCPOを活用して光相互接続段階に進む必要があり、光信号伝送を利用して1000TB/sを超えるシステム総帯域幅を実現し、PB/sレベルに到達することが求められます。
関連するソリューションは、TSMCのCOUPE技術を使用して実現される予定です。
上記の計画はまだ供給チェーンの噂および初期開発情報の段階にあり、具体的な製品仕様、タイムライン、実際の展開状況についてはNVIDIAとTSMCの今後の確認を待つ必要があります。
項目 規格 プロセス A16 メモリタイプ HBM4E GPU間帯域幅 130TB/s (Blackwell NVL72) 予想帯域幅向上 260TB/s (ルビン), 520TB/s (ルビン Ultra) システム総帯域幅目標 1000TB/sを超える