ファーウェイ技術有限公司は最近、同社の新しいKirin 2026スマートフォンプロセッサに関するエンジニアリングデータを発表し、より先進的な製造プロセスや極紫外線（EUV）リソグラフィに依存することなく、トランジスタ密度とエネルギー効率の大幅な向上を実現したと主張しています。同社によれば、Kirin 2026は今年後半にMateシリーズのフラッグシップスマートフォンで使用される予定で、昨年のKirin 9030 Proに比べてトランジスタ密度が55％増加し、プロセス技術は変わらないとのことです。これらのデータは、ファーウェイが拡張したTau Scaling Lawの研究報告書で明らかにされており、この設計手法は今年初めに発表されました。
報告によると、Kirin 2026はKirin 9030 Proと同等の性能を提供しながら、消費電力を41％削減しています。77華氏度および0.9ボルトの動作温度において、このチップの電力密度も5.6％減少しました。ファーウェイは、これらの向上をLogicFoldingアーキテクチャに起因するとし、このアーキテクチャは論理回路の物理的配置を再編成することで、チップ上での信号伝送を改善しています。
Kirin 2026スマートフォンプロセッサが顕著な性能向上を実現
ファーウェイの半導体事業部長兼科学者委員会の議長である何廷波氏は《南華早報》の中で、「これらの向上は新しいリソグラフィ工程によって得られたものではなく、論理空間の分布のトポロジー再編成によって実現された」と述べています。ファーウェイは、二層LogicFolding設計が導線の長さを30％短縮することで電気信号の伝送距離を減少させるとしています。また、クロックバッファの数を50％以上削減し、クロックのスキューを25％低下させることで、プロセッサの異なる部分間の通信を改善しました。
同社は、これらの変更により新しい製造プロセスを必要とせずに、より高いトランジスタ密度と低い消費電力を実現できると考えています。従来、同様の密度向上はトランジスタを物理的に小さくすることによって数年間のプロセススケーリングを通じて行われてきました。ファーウェイは、Tau Scaling Lawをムーアの法則の代替として提案しており、ムーアの法則は過去数十年にわたり半導体技術の進歩を推進してきましたが、同じチップ面積内により多くのトランジスタを積み重ねることによって実現されています。
トランジスタのミニチュア化に主に集中するのではなく、Tau Scalingはプロセッサ内でデータを移動させるのに必要な時間を短縮することを強調しています。ファーウェイは、LogicFoldingが今後10年間で現在の二層実装から三層、四層、さらには多層チップ設計に進化することが期待されていると述べています。「今後10年間で、LogicFoldingは局所的なクリティカルパスの折りたたみから、全体的な多層折りたたみに進化することが期待されており、各パッケージに三層、四層、さらにはそれ以上のアクティブ層が含まれるでしょう」と何廷波氏は書いています。
さらに、ファーウェイはKirinシリーズのCPUコア周波数を3.1 GHzに引き上げ、2029年までに4 GHzに達することを見込んだロードマップを概説しました。「このロードマップは実現可能であり、コスト面でも経済的に実行可能です」と彼は述べています。ファーウェイは、このコンセプトを商業的現実に変えるには、熱管理や歩留まりの問題などの製造上の課題を克服する必要があることを認めています。同社はまた、Tau Scaling手法をサポートするために必要なツール、標準、ベンチマーク、製造技術を開発するための業界全体の協力を呼びかけています。
この研究は、査読されていない研究のための科学論文プラットフォームであるChinaXivに発表されています。