半導体装置の巨人ASMLとチップ製造業者TSMCは、半導体業界を12インチ光掩膜に移行させることを推進しています。この大きなフォーマットは、高NA EUV露光技術の先進的なチップ製造における生産効率とコスト効果を向上させることが期待されています。両社は9月7日に、この移行を支えるために必要なインフラを開発することを目的とした業界全体のイニシアチブを発表しました。この計画の目標は、2031年に12インチ光掩膜の試験ラインを実現し、2033年には12インチ高NA露光システムを先進的なプロセス生産に投入することです。
チップ製造業者がより小さく、より複雑なプロセスノードに進むにつれて、高NA EUV露光技術はますます重要な役割を果たすと予想されています。TSMCは2030年に先進ノードの大規模生産でASMLの高NA技術を使用する計画です。
現在の課題は、高NA EUVが初期段階では既存の6インチ光掩膜を使用することです。12インチフォーマットへの移行は、製造業者が露光プロセスでより高い生産性を得ることを可能にし、ますます複雑になるチップパターン作成に関連する制約を減少させます。ASMLとTSMCは、この移行が最終的にチップ製造コストを削減し、ウェハファブの生産効率を向上させるのに役立つ可能性があると述べています。「高NA EUVの採用は、デバイスのスケーリングロードマップに従って段階的に増加すると予想しています。最初は既存の6インチ掩膜を使用し、その後12インチ掩膜をさらにサポートすることで、スキャナーの生産性を向上させ、より小型で高速、かつ省エネルギーなチップの需要に応えることができます。」とASMLの社長兼CEO Christophe Fouquetは述べています。
ASMLの社長兼CEO Christophe Fouquetは述べています。
ASMLとTSMCの協力が半導体業界の変革を推進
この取り組みは、単により大きな掩膜を作ることだけでなく、掩膜製造、検査、その他のサポート技術を含む半導体サプライチェーン全体の変革を必要とします。したがって、ASMLとTSMCはこの努力を、両社に限らず業界全体のイニシアチブとして位置付けています。多くの主要なエコシステムパートナーやサプライヤーが参加の意向を示しています。TSMCにとって、この移行は先進的なチップのますます複雑な特性と直接関連しています。プロセスノードの進展に伴い、同社は高NA EUVを必要とする層が増えると予想しており、特にトランジスタアーキテクチャがますます複雑になるにつれてそうなります。
「私たちは常に、業界が協力して複雑な問題を解決することで、単一の企業が単独では実現できない可能性を解き放つことができると信じています。」とTSMCの会長兼CEOである魏哲家博士は述べています。「業界のバリューチェーンにおける専門知識を統合することで、私たちは先端技術の利点を引き続き提供し、継続的な革新を通じて障壁を低くし、先進的なソリューションを大規模に利用可能にしたいと考えています。」提案されたタイムラインは、業界に新しい掩膜エコシステムを開発し、検証するための数年を提供します。目標は2031年に試験ラインを実現し、その後2033年に12インチ高NA露光システムを先進ノード生産に導入することです。
チップ製造業者がより強力で省エネルギーなプロセッサを生産しつつ、先進的な製造のコストと複雑さを管理しようとする中で、この移行はますます重要になる可能性があります。