Samsungは、世界をリードする半導体製造業者の一つとして、先進的なプロセスと新しい露光技術の推進において前線を走り続けています。新しい報告によると、彼らは当初、2nmおよび1.4nmプロセスでHigh-NA EUV露光装置を使用して解像度と単一チップ上の回路密度を向上させる計画を立てていました。しかし、Samsung Foundryの関係者はNGL 2026会議で、同社がHigh-NA EUVの商業化の進捗を1nmプロセス（A10）まで延期することを決定したと明らかにしました。このプロセスは2030年頃に出荷が開始されると予想されています。この決定は、現段階での「エコシステムが成熟していない」という現実を反映しており、特にマスク、ペリクル、専用材料などの要素が、High-NA EUVの全ての潜在能力を発揮するためには、さまざまな共同研究と投資が必要です。
コスト面では、単台のHigh-NA EUV装置の評価額は約3.5億から4億ドルであり、この高価格は世界のトップファウンドリに重大な資本的圧力をもたらします。Samsungのような巨人でさえ、単独でこの負担を背負うことは難しいです。これらのコストと歩留まりの考慮に基づき、Samsung Foundryは現在、標準の0.33 NA EUVと多重パターン技術を2nmおよび1.4nmプロセスの移行ソリューションとして採用する計画を立てています。これにより、一定の解像度と歩留まりを維持しつつ、開発時間を短縮し、投資リスクを低減することができます。関連資料によれば、High-NA EUVは光学的な進歩の重要なステップですが、現段階では成熟していないエコシステムとパッケージング技術（マスク、ペリクル、材料など）が、さらなる深い協力を必要としています。
対照的に、他のウェーハメーカーも同様の動向を示しています。Intelはすでに2nmレベル（Intel 18Aと呼ばれる）のいくつかの層でHigh-NA EUV装置を使用し始めており、例えばPanther LakeやCore Ultraシリーズプロセッサの開発段階で使用されています。一方、TSMCは主にHigh-NA EUVを研究開発と初期商業化段階で使用しており、2029年から2030年頃に全面的に商業化を予定しています。これらの動向は、高度なウェーハメーカーがエコシステム、パッケージング、プロセス統合の面で、研究から量産への移行期を経ていることを示しており、このプロセスは世界のサーバーやデータセンターのコストとエネルギー効率にも影響を与えます。クライアント側では、チップ設計者がHigh-NA EUVによる長期的なリターンを評価し、異なるワークロードのニーズに適応するためにカスタマイズ可能な設計とモジュールソリューションを模索する必要があります。実際、世界の半導体産業のサプライチェーンの再編成と資本配置も、この技術路線の調整によって新たな動向が現れるでしょう。
Z軸の垂直スタッキングメモリ技術であるzHBMについては、現段階ではHigh-NA EUVと直接的に関連する議論は行われていませんが、彼が示すシステムレベルの統合の考え方は、Samsungの将来の設計決定に重要な示唆を与えます。現在のメモリとプロセッサの結合問題は、データスループットの向上と遅延の低減の核心です。もしSamsungが2nmと1.4nmプロセスでマルチモードパターン技術を導入し、同時に先進的なパッケージングとウェーハボンディング技術を通じてメモリ層とAIアクセラレーター間の相互作用を改善できれば、AIサーバー全体の性能とエネルギー効率が大幅に向上する可能性があります。現段階では、zHBMが提供する高密度、低熱、カスタマイズ可能な能力が、将来のサーバーアーキテクチャにおける新たな影響因子となるかもしれません。
現在の資料を総合すると、Samsungは高階プロセス路線全体で「堅実な移行」の戦略的な位置にあります。標準EUVの堅実性と多重パターン技術を組み合わせ、新しいパッケージングとチップ間通信技術の研究開発を推進し、市場の受容度が徐々に高まる中で、持続可能な長期競争力を築くことを目指しています。この路線は、世界の高階プロセスのコスト、歩留まり、サプライチェーンリスクが依然として意思決定の核心であることを反映しており、短期的にはHigh-NA EUVの商業化普及のタイムラインが当初の予想よりも遅れる可能性があります。投資家やクライアントにとっては、オープンなエコシステム、カスタマイズ可能な設計、長期的なコスト効果が、今後数年の選択において重要な要素となるでしょう。
出典補足：背景資料は、高階プロセスと新型メモリ技術がコスト、歩留まり、サプライチェーン、エコシステムに与える潜在的な影響を理解するのに役立ちます。
利益声明：この記事には提携商業者のリンクが含まれている可能性があります。リンクを通じて購入した場合、記事の出版者が手数料を得る可能性があります。詳細はプライバシーポリシーをご覧ください。
高階プロセス路線のコスト、歩留まりとエコシステム：Samsung、Intel、TSMCの比較と展望
将来的な量産を考慮しなくても、High-NA EUVの投入は全体の産業エコシステムに深遠な影響を与えます。Samsung、Intel、TSMCは資本配分、歩留まり改善、プロセス統合において同じ基本的な課題に直面していますが、それぞれの試みの道筋は異なります。Samsungは現在、0.33 NA EUVを主力として選択し、多重パターン技術を通じて2nmおよび1.4nmプロセスを支援しています。このアプローチはコスト効果とリスク管理の面で比較的保守的ですが、短期的に生産ラインと歩留まりを安定させやすいです。一方、IntelはHigh-NA EUVを一部の2nmレベルの層で使用し、自社のパッケージングおよびチップ間接続技術を通じてより複雑な設計を推進しています。この戦略は、技術が成熟する前により高い開発コストと技術リスクを負うことを意味しますが、一旦成功すれば長期的な利益も顕著です。TSMCについては、現在は研究開発段階での展開に偏っており、2029年から2030年頃にHigh-NA EUVを商業化する計画です。このタイムラインは、量産の安定性に対する彼らのより高い要求を反映しています。
コストとサプライチェーンの観点から、単台のHigh-NA EUV装置のコストは3.5億ドルから4億ドルに達し、全体のウェーハファウンドリー産業に長期的な資本的圧力をもたらします。このような投資回収には、長期間の歩留まり向上と安定した需要が必要であり、高密度かつ短い経路遅延の利点からリターンを得ることができます。リスクを低減するために、Samsungなどの企業は2nmおよび1.4nmプロセスの実験で0.33 NA EUVと多重パターンを組み合わせ、将来的にはウェーハボンディングと先進的なパッケージング技術を統合して、より高密度かつ低消費電力の設計を実現しようとしています。長期的には、zHBMなどの新型メモリスタッキング技術が普及し、高階プロセスと結びつくことで、クラウドおよび企業サーバーのコストと性能のバランスを再定義する機会があるでしょう。
出典補足：背景資料は、コスト、歩留まり、サプライチェーン、エコシステム間の相互作用を理解するのに役立ち、各社が新技術推進における戦略的選択を行う際の考慮点を示しています。
上記の内容は、新しい記事の核心的な見解をまとめたものであり、背景や仕様の参考のために補足資料を参照しています。公式の更新やより詳細な技術白書があれば、再度更新します。