韓国メディアの報道によると、SKハイニックスは3DスタッキングDRAM-on-Logic技術の開発を開始し、アメリカのサンノゼにある子会社を通じて関連する設計エンジニアを募集しています。これは同社がこの分野の専門人材を公に募集するのは初めてです。募集情報によると、新しいメンバーはアメリカの顧客と密接に協力し、3DスタッキングDRAMロジックチップの共同設計を担当します。
SKハイニックスの紹介によれば、この技術の理念はDRAMをSoCなどのロジックチップの上に直接垂直にスタッキングすることです。現在スマートフォンで一般的なPoPパッケージとは異なり、後者は2つの完成したパッケージのチップを上下に組み合わせるだけですが、3Dスタッキングソリューションはメモリとプロセッサー間の接続距離をさらに短縮し、データ転送チャネルを増やすことができます。このような設計による利点は明らかです：遅延が低く、消費電力が少なく、デバイス内部のスペースを節約できます。
SKハイニックスの3DスタッキングDRAM技術がメモリ市場を変える
エッジAIにとって、これらのいくつかの利点は非常に重要です。スマートフォンがローカルで大規模なモデルを実行し始めるにつれて、プロセッサーはより強力な計算能力だけでなく、より高いメモリ帯域幅も必要とします。データが相対的に独立したプロセッサーとメモリの間で頻繁に往復する必要がある場合、速度と消費電力に影響が出ます。DRAMをロジックチップの上に直接スタッキングすることで、データ交換がより迅速になり、バッテリー寿命やサイズに敏感なモバイルデバイスに適しています。
現在、この技術はまだ開発と顧客との協力段階にあり、具体的な量産時期は発表されていません。しかし、SKハイニックスが専門チームの募集を開始したことから、エッジAIメモリの競争はより高速なDRAMから、プロセッサーとメモリの再構成へと移行していることがわかります。
項目 規格 プロセッサー/SoC 未発表 メモリ帯域幅 未発表