Samsung と SK ハイニックスは、先日「Hot Chips 2026」最前線計算アーキテクチャ会議で、次世代高帯域幅メモリ（HBM）の技術ロードマップをそれぞれ発表しました。人工知能の計算能力がデータスループットとエネルギー効率の要求を高める中、両社は次世代 HBM の展開において、基底チップ（Base Die）アーキテクチャの革新と超高層先進パッケージにそれぞれ焦点を当てた差別化された突破口を示しています。
Samsung は基底チップアーキテクチャの革新を中心に
Samsung は、基底チップの機能拡張に重点を置き、従来 GPU が担っていたメモリコントローラーなどの一部機能を HBM 基底チップに移行する計画です。これにより、GPU チップの面積を計算コアの拡張に利用できるようになり、10% から 20% の性能向上が見込まれています。同時に、Samsung は基底チップで一部の AI 計算を直接処理できる「aHBM」ソリューションを提案し、チップ間のデータ搬送と電力消費を大幅に削減します。長期的な計画では、Samsung は GPU と DRAM の垂直三次元相互接続を実現する「zHBM」構想を示し、HBM5 に比べて約 70% の DRAM 消費電力削減と 2.3 倍の伝送速度向上を見込んでいます。
SK ハイニックスは超高層スタッキングと熱管理パッケージに挑戦
SK ハイニックスは、超高層スタッキングと熱管理パッケージに関する技術開発を進めています。同社は会議で、NVIDIA の次世代 AI アクセラレーター「Vera Rubin」に対応した 12 層スタッキング HBM4 製品が現在量産段階にあることを明確に発表し、16 層スタッキング仕様も正式に顧客検証段階に入ったことを伝えました。将来的な 20 層以上の超高スタッキング需要に向けて、SK ハイニックスはハイブリッドボンディング（Hybrid Bonding）技術を提案し、従来の突起と充填材料を廃止することで、チップを直接接続し、チップ間の距離を縮小します。
過熱の問題に対処するため、SK ハイニックスは専用の熱伝導チャネルを内蔵した「iHBM」冷却ソリューションを発表し、熱抵抗を 30% 以上低減できるとしています。Samsung と SK ハイニックスは、それぞれ基底チップアーキテクチャと超高層スタッキングパッケージの二つの方向から HBM 技術の発展を進めており、AI 計算能力の需要に駆動されて次世代高帯域幅メモリソリューションの展開を加速しています。
| 項目 | Samsung | SK ハイニックス |
|---|---|---|
| 技術重心 | 基底チップアーキテクチャの革新 | 超高層スタッキングと熱管理パッケージ |
| 主要方案 | aHBM、zHBM | HBM4、iHBM |
| 性能/功耗データ | GPU コア性能向上 10% から 20%；zHBM は HBM5 に比べて DRAM 消費電力を約 70% 削減、伝送速度を 2.3 倍向上 | iHBM 熱抵抗を 30% 以上低減 |
| 製造プロセスの特徴 | メモリコントローラーを HBM 基底チップに移行 | ハイブリッドボンディング（Hybrid Bonding）技術を採用 |
| 顧客検証 | 未提及 | 16 層スタッキング HBM4 が顧客検証に入った |
| 量産進捗 | 未提及 | 12 層スタッキング HBM4 が量産段階にある |
利益声明：この記事には提携商業者の製品リンクが含まれており、リンクを通じて購入された場合、TechRitual は手数料収入を得る可能性がありますが、製品評価や推奨には影響しません。詳細についてはプライバシーポリシーをご覧ください。